2026年10月13日（火）
ADIS 2026 半導体設計で底上げする日本の産業競争力1
AIの進化・応用拡大に向けて、日本の半導体設計力に期待されていること
株式会社エンライト 伊藤 元昭
ビジネスはもとより、社会活動、さらには一般消費者の暮らしまで、人工知能（AI）の活用が広く深く根づいてきました。もはやAIは、スマートフォン同様の日常ツールとなり、AIのない世界など考えられない人も多いのではないでしょうか。しかも現時点においても、その進化が衰える兆しは全くありません。天井知らずの進化に使い手が追いつかず、開発にブレーキをかけるべきか議論するような状況にさえなっています。
こうしたAIの急速な進化と利用拡大を支えているのが半導体です。より賢く、便利で、多様な用途に適用できるAIの実現に向けて、半導体業界には、より高機能・高性能なチップを設計し、求められる時期に、求められる量を製造・供給していくことが強く期待されています。
図1 日本での半導体設計力の底上げを後押しするADIS
2026年12月9日（水）～11日（金）、東京ビッグサイトでの「SEMICON Japan 2026」の会場内において、半導体チップの設計・検証技術とシステムアーキテクチャー技術にフォーカスしたサミット「ADIS（Advanced Design Innovation Summit）2026」が開催されます（図1）。AIの進化・利用拡大に伴って多様な半導体チップの需要が高まる中、日本企業での新チップ設計の機運を高め、技術力と競争力の底上げを後押しすることを狙ったサミットです。開発・応用市場の最前線でのシステム技術や設計・検証技術の変化を肌で感じているこの分野のキーマンが集う稀有な機会となります。メモリー分野以外、AI用半導体の設計において日本企業が果たすべき役割がどこにあり、いかなる勝機が残されているのか。そう考える人も多いかもしれません。しかし、AIの進化軸の変化を洞察すれば、日本企業に期待されている領域が多くあることがわかります。今、日本企業が半導体チップの設計を強化・拡大すべき領域はどこか、そしていかなる施策を取るべきなのか、ADISに参加して共に議論してはいかがでしょうか。
AIチップに求められる機能・性能は多様化する方向に
現時点での半導体設計の最前線の様相は、AIの開発トレンドの動きに沿って逐次変化しています。
2025年までは、「より大きなAIモデルを作り、より多くのデータを学習させて、より賢いAIを作る」という情報処理業界でいうところの「スケーリング則（半導体業界で知られる『デナードのスケーリング則』とは別物）」に沿った開発競争が進んでいました。人間と同等以上の能力を持つ「AGI（汎用人工知能）」は、スケーリング則の延長線上で実現できるとみる意見が多く聞かれます。ただし、2026年に入って、AIの進化の方向性に明確な変化も見えてきました。スケーリング則とは別の観点からの進化、すなわちAI進化軸の多様化が始まっています。そして潮流の変化に伴って、AI用チップの設計においても、より多様な切り口からAIの進化を後押しするアプローチが台頭してきています。
現在のAIの機能・性能の向上は、概ね以下のような6つの進化軸に沿って改善されていると言えます。すなわち、①考える能力を高める、②扱える情報の種類を増やす、③回答するだけでなく自律行動できるようにする、④モデルを小型化・安価にして利用シーンを広げる、⑤現実世界を理解させる、⑥信頼性を高めて仕事を任せられるようにする、の6軸です（図2）。技術的な進化軸とは少し目的が異なりますが、クラウドサービスとして公に提供されるAIモデルを利用するのではなく、各企業や国が独自にAIモデルを開発・保有・運用する「ソブリン（主権）AI」という潮流も出てきています。
図2 現在のAIの進化トレンド
出典：筆者が作成
これまでは、スケーリング則に沿う①の進化軸に従って、AI用半導体には専らGPU（Graphics Processing Unit）やメモリーのさらなる高性能化が求められてきました。その動きは今後も継続しそうです。そして、従来通りに進化し続ければ、既に業界標準を占めるGPUやメモリーの優位性が高く、日本企業が新たに入り込む余地は少なくなります。ただし、単純なスケーリング則による学習処理の強化だけでなく、AI利用時の推論処理の強化・高度化も必要になってきています。その際、過去の推論結果の文脈を考慮した処理の重要性も高まっています。これによって、より推論処理に特化したAIアクセラレーターや文脈データを大量記憶するメモリーなど、これまでとは違った品種のチップ需要が高まってきています。この潮流を捉えて、AI関連チップの一つとしてキオクシアのNAND型フラッシュメモリーのビジネスが飛躍することができました。
さらに、AI処理の性能や信頼性、コストが、多くの機器やサービスの価値を決めるようになったことで、AIの応用機器/システムのメーカーやサービスプロバイダーが、独自チップを開発し活用する機運が高まってきています。既に海外では、資金力のあるハイパースケーラーならば例外なく独自チップを開発するようになりました。国内の主軸産業である自動車や産業・医療・インフラを支える機器/システム、さらには民生・オフィス機器までAI導入が製品価値を決めるようになった今、日本企業においても早晩、同様の動きが活発化してくることでしょう。ただし、先端チップの開発・製造に要するコストは莫大であり、個々の企業が簡単に独自チップを開発できるわけではありません。それでも、あらゆる機器/システムにAIが導入されることを鑑みれば、複数企業が共同で独自チップ開発に取り組むといった、技術を先導できる余地を確保する方策を取ることが必要になりそうです。
GPUやメモリーだけがAI関連チップではない
とかくAI用半導体チップといえば、データセンター用のGPUやHBM（High Bandwidth Memory）といった特定品種のチップだけに注目が集まりがちです。ただし、②〜⑥の5軸に沿った機能・性能を備える半導体チップの需要も高まってきました。これらの進化軸では、①の進化以上に多様なチップの需要を喚起することになりそうです。
特に④のエッジAIや⑤のフィジカルAIの進化軸の中には、エッジNPUを搭載したマイコンやセンサーなど、日本企業が強い半導体チップの進化・応用拡大が求められてきます。しかも、この領域の応用として想定される、産業機器、自動車、医療機器、建機、農機などで競争力の高いビジネスを世界で展開している企業が数多くあります。つまり、需要と供給双方で世界をリードしており、これらの軸でのAIの進化・応用拡大は日本企業への期待が極めて大きいと言えます。ただし、この領域の技術とビジネスの開発は、中国とドイツの企業も積極的であり、これから熾烈な競争が始まると思われます。
AIの技術が高度化し、応用分野が拡大するにつれて、求められる半導体製品の姿に変化が見られるようになってきました。AIシステムを構成する要素機能を一体とし、性能・消費電力・コスト・信頼性・スケーラビリティを最適化したシステムソリューションが求められていることです（図3）。
図3 AIの進化に向けて求められる半導体とそのさらなる進化
出典：筆者が作成
実際、既存のAI用チップ開発をリードするメーカー各社は、システムレベルで最適化した最新AIプラットフォームを市場投入するようになりました。NVIDIAの最新プラットフォーム「Rubin世代」では、GPUだけでなく、CPU、HBM4、NVLink、ネットワークまで含めてデータセンター全体を最適化することを目指した設計アプローチを採用しています。エッジAIのように明らかに利用シーンが異なるAIに向けたプラットフォームでは、データセンター向けとは異質なバランスで最適化されたソリューションが開発し導入されていきます。システムソリューションの開発は、身近に半導体ユーザーがいる方が有利です。日本企業にとってのエッジAIやフィジカルAIは、まさにこの条件にあてはまります。AIの進化軸を精査し、そこで求められる半導体の進化を洞察すれば、日本企業が貢献できる領域と貢献すべき領域が見えてきそうです。
チップ設計の大前提を変える３つのパラダイムシフト
日本の半導体産業の全盛期には、多くの半導体メーカーや機器メーカーが高度なチップ設計力を保有していました。ところがその後、様々な要因から日本のチップ設計力は減退し、複合機向けチップといった領域に限定される状況になってしまいました。ただし、あらゆる機器/システムのビジネスにおいて、世界市場での競争力を高めるためには、独自チップ開発は避けて通れない方策になる可能性があります。機器やサービスの競争力の源泉としてチップ設計力の重要性が高まる今、再び設計力の育成・強化を目指す企業をいかにして増やしていくかが課題となります。
幸いなことに、現在は、チップ設計力の再構築を図る絶好のチャンスであると言えます。なぜならば、「チップレット」「光電融合」「コ・デザイン（協調設計）」という３つのパラダイムシフトによって、チップ設計の技術体系や競争条件が根底から再定義されつつあるからです。こうした変化を利用し、フォーカスした技術へのビジネスリソースの集中投下や、複数企業共同での取り組みを推し進めることで活路が開くかもしれません。
図4 半導体設計のパラダイムシフト
出典：筆者が作成
チップレットの活用が進んだことで、1チップ化すべき機能を性能・消費電力、チップ面積のバランスを最適化して集積するPPA至上の半導体設計の視点が、ヘテロインテグレーションやシステムレベルでの最適化へと大きく変わりました。技術競争の切り口も、機能分割とインタフェース技術、パッケージ技術での高度化へと移っています。そして、チップレットを使いこなした半導体メーカーが、市場での競争力を高める事例が増えてきました。チップレットは、チップ全体を最先端技術で開発する必要がないため、独自チップ開発に踏み切る際のコスト面のハードルが低くなる傾向があります。
光電融合は、これから本格化するチップ設計のパラダイムシフトです。既に、AIデータセンター用サーバーなどでは、チップ間やボード間でのデータ転送の媒体を電気信号から光信号に変えることで、大容量化と低電力化の両立を図るようになりました。一般に、長距離通信むけの高度な通信技術は、システム性能の向上に伴って、より短距離の通信へと適用領域が進みます。今後、チップ内のデータ転送に光通信が入り、光回路の集積度向上が求められるようになると、設計の技術体系の再定義が始まります。
光配線は、電気配線のように直角に引き回すことができませんし、そもそも配線間の寄生容量という概念がありません。その一方で、周波数多重のような電気配線とは別の多重化技術による高性能化を容易に導入できるようになります。こうした半世紀に一度と言える大きなパラダイムシフトは、失った技術力を取り戻したい、または新たに醸成したいと考える企業にとっては大きなチャンスになりそうです。
コ・デザインとは、ざっくりと言えば、システムを構成するハードとソフトを同時並行的に擦り合わせて開発し、システム性能を最適化する設計技術です。システム設計を推し進める上で、この概念は極めて重要であり、AIの領域でNVIDIAが圧倒的競争力を持つ理由は、同社のソフト開発環境である「CUDA」とGPUがコ・デザインされているからです。広く普及したCUDAでAIモデルを開発する限り、AIチップとしてNVIDIAのGPUを利用する以外の選択肢がなくなります。これが直近では、AIを活用してAIモデルとチップを擦り合わせて設計する、つまりAIを設計ツールとして利用することによるコ・デザインの効率化が進んだことで、独自のAIモデルとAIチップの同時並行開発が加速される方向へと向かっています。
OpenAIは、AIを利用して設計した独自のAI推論アクセラレーター「Jalapeño（ハラペーニョ）」を開発し、頭抜けた性能と電力効率を実現したと発表しました。同社のAIモデルの仕様や構造を起点として、推論ソフト、チップ、メモリーを含めたハード、ネットワークやデータセンター全体の構成までコ・デザインしている点が特徴です。現在、同様の手法は、ソフト開発とハード開発どちらか一方にしか強みがない企業にもチャンスを生み出しています。ソフト開発が得意な企業はハード開発を、ハード開発が得意な企業はソフト開発をAIに任せて、コ・デザインを実践する環境が整備されてきました。こうした変化の中に日本企業が入り込むチャンスがあるかもしれません。
AIの進化・活用拡大が進む現在、日本企業が半導体チップの設計領域で貢献できる点は極めて多いと思われます。ADIS 2026のセミナーや講演会、展示ブースに足を運んで、日本のチップ設計力の強化に向けた議論の輪に加わってみてはいかがでしょうか。
