STSテストセッション
チップレット時代のテスト技術
会議棟 607会議室 および オンライン（Zoom）
参加費
1セッション：SEMI会員 11,000円（税込）、一般 22,000円（税込）
STS1日通し：SEMI会員 29,700円（税込）、一般 59,400円（税込）
※講演資料 事前ダウンロードリンク付き
※対面参加／オンライン参加でチケットが分かれております。お申込の際にはご注意ください。
現在の半導体は、システム構成に基づいた設計が必要になってきており、パッケージング技術を活用したチップレットの採用が増加しています。複雑に構成されるチップ群に対して品質を落とすことなくテストを実現する必要があります。これらのテスティング技術や技術動向を最先端で活躍される方々にご講演頂き、討論の場を提供致します。
＜SEMIテクノロジーシンポジウム（STS）とは＞
1982年にSEMICON Japan発の技術セミナーとしてスタート。国内外の半導体技術動向や課題を抽出し、実用化技術を業界に掲示することで、技術者同士の技術の議論の場として発展。2024年で43回目を迎える最新半導体製造の国際技術シンポジウム。
本セッションシリーズは、業界を代表する企業や大学・研究機関など半導体製造の第一線で活躍するメンバーで結成された「SEMIテクノロジー推進委員会」の皆様に企画いただき開催。
プログラムアジェンダ
*プログラムは都合により変更となる場合がございます。予めご了承ください。
Session Chairs:
小林 伸至（ATEサービス）、秋山 英績（ヌヴォトン テクロノジージャパン） ※英語社名アルファベット順
近年、半導体の高性能化に向けて、微細化とともに1つの基板上にロジック半導体とメモリなどを実装するチップレット技術に注目が集まっている。ルネサスSOCの最新製品群においても、チップレット技術をベースとしたマーケット戦略を展開している。車載半導体製品のチップレット製品のテストでは、個々の半導体チップ単体でのテストとパケージ状態でのテストが必要となり、チップ間の接続と動作時の発熱といった課題があり、これら諸課題に対し、量産性に配慮した最適なテスト技術を検討している。本講ではその取り組みを紹介する。
We would like to discuss the dynamic and rapidly evolving landscape of the global semiconductor wafer testing market. As we will explore the latest advancements in the Testing challenges of future of chiplets, HPC and HBM.
The global semiconductor wafer testing market is on the cusp of significant advancements. By addressing the challenges associated with advanced packaging, chiplets, HPC, and HBM, we can unlock new levels of performance and efficiency. Look forward to exploring these topics in greater detail and discussing how we can collectively shape the future of the semiconductor industry.
TBA
現在、車載・産機市場からの要求により、SiCやGaNなどのパワーデバイスの開発が加速している。また、その性能を最大限に発揮するために、ドライバーICと組み合わせた異種チップ統合SiPの開発が進んでいる。特に、GaNはスルーレートが速く1ns以下の時間をテストする必要がある。そこで、量産テストに導入可能なSub-ns時間測技術の開発を行った。本講演では、その原理と実験結果を示す。
ご参加希望の方は、そのまま会場にてお待ちください。
Session Sponsor
