2026年10月22日（木）
さらなる微細化・デバイス構造複雑化に向けた半導体新材料最前線
株式会社エンライト 伊藤 元昭
半導体デバイスのさらなる微細化と構造複雑化を実現するため、素子を構成する素材や製造工程中で用いるプロセス材料の領域での、革新的技術の導入例が相次いでいます。
デバイスの微細化は、2nmから1nm級、サブ1nm級へと着実に進展しています。しかし、単にサイズを小さくするだけでは、トランジスタなどの素子を正しく機能できなくなってきました。微細化と同時に、素子構造の3D化と際立った物性を持つ新材料の導入が、ムーアの法則に沿った高性能化を実現するための大前提となってきています。また、配線においても微細化と複雑化が進んでいます。そして、この領域においても、新材料の導入が不可欠になってきています。
また近年には、後工程関連の領域においても、新材料導入が注目を集めるようになりました。チップレット間をつなぐ基板、パッケージの封止材料などでは、高レベルな電気特性を実現しながら、同時に高い放熱性や機械的特性も実現できる材料が求められています。
図1 半導体デバイスの進化を支える日本の材料技術
出所：味の素、JSR、信越化学工業、レゾナック
半導体用材料の領域において、日本企業は世界の約48％〜50％強（金額ベース）と圧倒的なシェアを占めています。この傾向は、構造変化が激しい半導体業界の中であっても全く変わっていません。半導体材料の領域での日本企業の競争力は極めて高く、これからの半導体デバイスの進化は、日本企業による材料技術の革新によって支えられると言えます（図1）。2026年12月9日（水）～11日（金）、東京ビッグサイトで開催される「SEMICON Japan 2026」は、半導体材料の最新動向を知る絶好の場となります。ここでは、SEMICON Japanでの見どころとなりそうな新たな材料技術を紹介します。
MOSチャネルと配線の材料が大幅刷新
素子や配線の構成材料の領域では、新材料が導入されるケースが急激に増えています。一般に、半導体チップやセンサー、受動部品などの電子デバイスの機能・性能は、素子の構成材料の物性を利用する技術、もしくは素子のサイズや構造を工夫する技術の2つをバランスよく導入して作り込まれます。ただし、歴史的に半導体デバイスの技術開発では、使用材料をなるべく変更せず、サイズ・構造の改善に重点を置いて機能・性能を向上させてきました。新材料投入は、サイズ・構造の改善効果が薄れた場合に検討してきました。ところがサブナノ時代を目前に迫った現在、新材料投入による進化の重要性が増しています。サイズ・構造による改善そのものに新材料導入が必要になってきているからです。半導体材料における技術革新への期待は、これまで以上に高まっていると言えます。ここでは、素子や配線での代表的な新材料導入の動きを紹介します（図2）。
図2 前工程で求められている半導体材料の代表的技術革新例
出所：筆者が生成AI「Gemini」を利用して作成
まず、デジタルチップの基本素子であるMOSトランジスタを1nmノード以降も継続的に微細化していくため、「2Dチャネル」と呼ぶ構造を作るための新材料導入が検討されています。これまで素子機能の要であるMOSのチャネルは、ドーピングしたシリコンで形成していました。2Dチャネルとは、ここを極めて薄いシリコン以外の新材料に置き換えて、短チャネル効果を抑制する技術です。
導入材料の有力候補として、原子数個分の厚みの「遷移金属ダイルコゲナイド（2D-TMDs：Transition Metal Dichalcogenides）」、具体的には二硫化モリブデン (MoS₂)、二セレン化タングステン (WSe₂) などの化合物が挙がっています。ただし現時点では、膜質、大面積での成長、コンタクト抵抗、ドーピング、high-k材料との界面などに、まだ多くの課題が残っています。チャネルの刷新は、成膜装置などの仕様にも大きな影響があります。SEMICON会場の関連各社ブースなどで、技術開発の見通しなどを議論してみてはいかがでしょうか。
チャネル材料よりも早く、大きな変化が起きそうなのが金属材料です。現行のCu配線は幅が極端に細くなると、表面・粒界散乱によって抵抗率が急上昇します。しかもTa/TaNなどのバリア膜が配線断面のかなりの割合を占めてしまいます。そこで、Cuをルテニウム（Ru）/モリブデン（Mo）への転換が進みそうです。Ruは、電気抵抗自体はCuよりもやや高いのですが、極薄・極細の配線では電子の散乱やサイズ効果による抵抗上昇がCuよりも緩やかで、微細配線で有利になります。さらに、自己拡散しにくく、化学的安定性が高いため、Cu配線で必要だったバリアメタル層が不要になるメリットもあります。
ただし、金属配線の抵抗だけを下げたのでは、配線間容量が増えるとRC遅延が大きくなってしまいます。そこで、配線間の絶縁膜を従来のlow-k材料から、さらに比誘電率が低い空気、つまりエアギャップ構造に変える検討が進んでいます。空気を新材料と呼ぶのは少し抵抗感がありますが、その導入には、エアギャップ形成に向けた犠牲層向け材料、配線層全体を覆うキャップ層を形成するシーリング材料など、新たな材料が必要になってきます。
放熱性向上や機械的強度の強化など、多様な要求に応える新材料
チップレットや3D積層実装の導入によって、後工程では多方面での材料革新が求められています。後工程用材料には、巨大パッケージの反りを抑える、異種材料の熱膨張差を吸収する、数百～1000W級チップの熱を逃がす、難度の高いアセンブリを実現するための一時的な接着・剥離を可能にするといった、前工程材料ではみられない機能が求められています（図3）。
図3 後工程で求められている半導体材料の代表的技術革新例
出所：筆者が生成AI「Gemini」を利用して作成
直近の後工程関連の量産技術で特に大きな変化と言えるのが、「ハンダを使わないチップ間接続技術」の導入です。現在HBM（High Bandwidth Memory）の積層やチップレットの集積などにはマイクロバンプが変われています。これは、ハンダを使った微細接続技術です。SK hynixによると、一般的なソルダーバンプのサイズは約100µm、マイクロバンプは約20µmが微細化の限界で、それ以下のサイズにするためにはハンダ以外の技術を導入が必要になるとしています。そこで導入されるのが、積層する一対のチップ間を、Cuパッド同士、絶縁層同士で、ハンダや樹脂を使わず直接接続する技術である「ハイブリッドボンディング」です。ハイブリッドボンディングならば、接続部を1µm以下にまで縮小可能だとしています。
ハイブリッドボンディングの導入では、Cuや絶縁膜の活性化・表面改質、接着面を平坦化する化学的機械研磨（CMP）、熱圧着などを行う装置が必要になります。加えて、配線部のCuの拡散を防ぐためのバリアメタル（TaやTiNなど）や、その成膜プロセスにおいて、極薄で高密度な接合を阻害しない新組成の材料技術が求められます。また、銅と絶縁膜を同時に原子レベルで平坦化するための超精密CMP用スラリーや砥粒が不可欠です。さらに、絶縁層の部分では、従来の無機絶縁膜（SiO2など）によるに加え、「ポリマー（樹脂）系材料」をベースにした新材料の開発・導入が進んでいます。
一方、チップレットやチップを集積する基板では、複数の技術が並立し、それぞれが進化している状況となっています。高性能チップを数多く集積するAIアクセラレータでは、ガラス基板を導入して、大面積化と熱膨張での信頼性低下抑制を実現する方向です。また、高性能化に向くがコストが高いSiインタポーザでは、要所だけに適用してチップレット間をブリッジ配線する技術の利用が広がり、適用例が増えています。加えて、低コストな樹脂基板でチップレット間をつなぐRDL（Redistribution Layer）インタポーザも、これまでよりも微細な配線が可能になってきており、基板自体もより高度な要求を満たす材料が導入されています。最適な基板を選択するためには、実装するチップの機能・性能・サイズ・要求コスト・信頼性の要求を見定めて、各基板技術の最新情報を収集し、選定する必要があります。SEMICON Japanは、多様な基板技術の情報を効率よく収集する絶好の場となります。
さらに後工程関連では、放熱用材料の重要性がにわかに高まってきています。AIアクセラレータ、HBMや3D積層するチップレットでは、発熱が集中するホットスポットが生じます。高熱を拡散し、外部に逃がすための熱伝導インターフェース材料（Thermal Interface Material：TIM）、ヒートスプレッダー、LID(Leadless lnverted Device)、アンダーフィル、モールドコンパウンドなど、実装・封止用部材すべてに高い放熱性が求められます。関連部材メーカー各社から、放熱性を高めた、様々な部品材料が提案されています。
製造プロセスの高度化・難化で、プロセス材料の革新も不可欠
製造工程の中だけで使用して最終的なチップやパッケーには残らないプロセス材料でも、大きな材料革新が起きています。代表的な動きをいくつか紹介します。
従来、EUV露光では、主に化学増幅型レジスト（CAR）が使われてきました。これが、これから導入が進むとされる高NA EUVになると、レジスト膜をさらに薄くする必要があり、CARでの対応が困難になります。そこで注目されるのが「Metal Oxide Resist（MOR）」です。「レジスト＝有機ポリマー」という従来の常識が変わり始めています。
また、今後重要性を増す新材料が関連するプロセス技術として注目されているのが、「エリア選択成膜（Area Selective Deposition：ASD）」です。相補型電界効果トランジスタ（Complementary Field-Effect Transistor：CFET）のように、上にも下にも横にも材料界面があるデバイスを形成するような場合に重要になる技術です。従来の製造プロセスでは、ウエハー全面に膜を付けて、リソグラフィで描いたパターンの不要部分を削って回路を形成していました。これを、必要な場所にだけ材料を成長させる方向へと変えるのがASDです。その導入には、表面を不活性化するSAM（自己組織化単分子膜）や小分子阻害剤などの材料技術が重要になります。
高度で複雑な加工を多用するようになった後工程でも、デバイスの性能や品質を大きく左右するプロセス材料が出てきています。その代表が、チップレットなどの厚さを薄くする際に利用する支持材料です。HBM用DRAMチップなどでは、厚さを数10µmまで薄くする場合があります。そのままでは割れてしまうため、仮固定材料でガラスキャリアに固定し薄く削ったり、シリコン貫通電極（Through-Silicon Via：TSV）を加工したりします。ここで利用するプロセス部材の機能・性能が極めて重要になっています。
SEMICON Japan 2026の開催に併せて、半導体材料が直面する課題を集中的に議論する「SMC（Strategic Materials Conference）Japan 2026」が開催されます。会期はSEMICON Japan 2026開幕の前日12月8日（火）、TechSTAGE FUJI 会議棟607-608にて開催します。参加費は、SEMI会員は3万円（税抜き）、一般は6万円、学生は5000円です。
SMC Japanでは、デバイスメーカー、材料メーカー、投資・市場アナリスト、AIプラットフォーム企業など、業界をリードする専門家が一堂に会し、最先端ロジック・メモリーを支える材料技術の最新動向と将来展望を議論します。技術・市場・政策の各視点を横断しながら、半導体イノベーションを支える材料の役割と今後の可能性を探るとともに、業界関係者同士の交流を深める貴重な機会を提供します。ぜひご参加ください。
Strategic Materials Conference Japan 2026
2026/12/8 (火) | 10:20 - 17:15
東京ビッグサイト TechSTAGE FUJI（会議棟6F 607+608）