Skip to main content

2026年10月20日(火)

技術開発のさらなる加速が期待される半導体業界、先端情報の共有で時代の要請に応える「STS 2026」

株式会社エンライト 伊藤 元昭
 

2026年12月9日(水)~11日(金)に東京ビッグサイトにて開催される「SEMICON Japan 2026」において、最新半導体製造の国際シンポジウム「SEMIテクノロジーシンポジウム(STS)」が、会期中の3日間、会場内の東8H商談室(1) (2)、およびZoomによるオンラインライブ配信で開催されます(図1)。

「今回のSTSは、AIの進化を支える先端半導体に関わる最新技術にフォーカスしたプログラム編成となっている点が特徴です。CPO/光電融合、テスト、計測・検査、High-NA EUV露光技術、各種デバイス技術など、次世代AIの実現に向けたチップの開発・製造の鍵を握る技術領域の最新動向をより深く知ることができるプログラム編成としました」とSEMIテクノロジー推進委員会委員長を務めるソシオネクストの三谷純一氏は今回の編成の狙いを説明しています。昨年のSTSにおいても、AIチップやメモリーなどのさらなる高性能化に欠かせない「先端デバイス・プロセス」と「先端リソグラフィ」を解説するセッションに関しては、2枠分の十分な時間を確保していました。今回は、ますます、システム性能を大きく左右する要因となってきた「パッケージング」を解説するセッションもこれまでの1枠から2枠へと拡大しています。
 

図1 昨年のSTSセッションの様子


図1 昨年のSTSセッションの様子

 

世界のAIリーダーは、半導体技術進化のさらなる加速を望んでいる

現在、AIフロンティアラボやハイパースケーラー各社は、AIのさらなる進化と利用拡大に向けて、熾烈な競争を繰り広げ、社運を賭けて国家予算級の投資を行っています。AIの進化は止まることを知らず、科学技術の発展やビジネスでの価値創造に大きな影響力を持つ存在になりました。そして、世界のAIリーダー各社は、半導体のさらなる進化を期待しています。今回のSTSのプログラム編成には、こうした先端半導体ユーザーの半導体産業に対する期待に応える狙いがあると言います。

これまで半導体業界は、ムーアの法則に沿って技術を進化させ、シリコンサイクルの存在を念頭に置いた製造体制の強化を進めてきました。半導体産業は、裾野の広いエコシステムが、足並みを揃えて進化・成長しないと発展できない産業です。開発と事業の両面で、業界内のコンセンサスに従って段階的かつ継続的に進歩を遂げてきました。

ところが現時点でAIの進化と利用拡大は、他に類を見ないほど速いペースで発展してきた半導体産業をも上回る速度で進展しています。そして直近のAIリーダー各社は、チップ価格の上昇を許容し、なおかつ購入価格保証での「長期契約(LTA)」を結んで、巨額資金を半導体メーカー各社に投入するようになりました。こうした状況は、一見、半導体業界にとっては空前の好景気が到来しているように見えます。しかし、単純に手放しで喜んでいられる状態でもなさそうです。こうした半導体ユーザーの身を切った動きは、半導体の技術開発と設備投資のさらなる加速に対する期待にほかならないからです。現在、AI関連企業と半導体業界は一蓮托生の関係にあり、AI関連ビジネスが仮に減退するようなことになれば、すなわち半導体産業の凋落を意味します。

 

先端半導体技術にフォーカスして、最新動向を深く短期集中的に総ざらい

STS 2026は、会期の各日程午前中に開催される1枠構成の「パワーデバイス」「テスト」「計測・検査」、午後に開催される2枠構成の「パッケージング」「先端デバイス・プロセス」「先端リソグラフィ」の6セッションで構成されています(図2)。STS全体を俯瞰すれば、技術領域間の境界を超えた連携が求められている技術開発の状況を念頭に置いて、複数セッションを受講することで他領域の最新動向を横断的視点から理解できるように工夫されています。

図2 STS 2026のセッション枠


図2 STS 2026のセッション枠

 

パッケージ技術では、いよいよ到来間近の光電融合時代への備えに注力

パワーデバイスのセッション(12月9日9:30〜11:30)では、応用市場の変化に対応するプログラムが組まれています。これまでパワーデバイス領域の技術は、電気自動車(EV)向けを中心に技術開発やビジネス展開が進められてきた面がありました。これが現在では、データセンターやエッジAI用、さらにはフィジカルAI/ロボットに適用する電源や駆動装置、電力変換器の高効率化や高度な制御を目指す技術開発が加速してきています。こうした応用市場の変化を鑑みた、パワーデバイス領域全体での技術開発トレンドとSi/SiC/GaNなどデバイスレベルでの動き、さらにはパワーエレクトロニクスのシステムレベルでの最新動向などを紹介します。

パッケージングのセッション(12月9日12:00〜16:30)では、次世代チップレットアーキテクチャの要素技術として、量産されるAIチップなどへの導入が始まったCPO(Co-Packaged Optics)に関連した技術にフォーカスし、材料から製造装置、パッケージ技術までを網羅した最新動向を解説します。CPOとは、光エンジンを演算チップ近傍に実装して、電気配線の長さを短縮する光電融合技術です。高速I/Oの低消費電力化と高帯域化に向けて、情報の伝達媒体を従来の電気信号から光信号に変える光電融合が進んでいます。光電融合は、半導体メーカーだけでなく、装置・材料メーカーに新たな商機をもたらす動きである一方で、電気信号向け技術において高い競争力を持つ企業にとっては、技術開発とビジネスの再構築が迫られることにもなります。日本には、装置・材料の分野で大きな存在感を持つ企業が多くありますが、現在の強みが光電融合時代にも約束されているわけではありません。

CPOの実現には、高密度配線、I/O設計、熱設計、微細な光結合、検査プロセスを統合した環境が必要になります。そして現在は、設計・製造・試験方法・信頼性といった、プロセスおよび装置としての仕様固めを進める局面にあります。このセッションは、先端実装から光I/O、シリコンフォトニクスなど、CPOに関連した技術の最新動向を網羅的に紹介し、技術課題や実現の筋道などについて状況を共有します。

テストのセッション(12月10日9:30〜11:30)では、AIやHPC向け半導体の高性能化と複雑化に伴ってテスト工程で求められる、品質・信頼性・コストの最適化に応える技術開発の最前線を解説します。テスターメーカーによる先端テスト技術の紹介だけでなく、半導体メーカー側での各チップ特性に応じたテスト開発やAIを活用したデータ解析、テスト結果のフィードバック運用などを、高性能化、高品質、コストが重視される先端大規模SoCやPhysical AI等での事例について紹介します。

先端デバイス・プロセスのセッション(12月10日12:00〜16:30)では、AI時代を支えるロジック・メモリー・イメージセンサーにおける先端デバイスの進化と将来展望について解説します。加えて、デバイスの進化を支える成膜をはじめとする最新プロセス、および製造ラインでのプロセス条件の最適化に向けたデータ活用について、洗浄工程での取り組みとその成果を挙げて紹介します。このセッションでは、日本での半導体チップ製造をリードするRapidus、マイクロンメモリジャパン、ソニーセミコンダクタソリューションズ、キオクシアが登壇します。

計測・検査のセッション(12月11日9:30〜11:30)では、先端チップに適用される極めて微細で3次元化されたデバイスの高精度な計測・検査技術の最新動向を解説します。近年、先端チップを高歩留まりで製造するためには、ライン内各工程での処理状況を逐次その場で計測し、その結果を処理条件の最適化にフィードバックする必要が出てきています。そこでは、AIなどを活用した寸法・形状計測や欠陥検出・異常予測が不可欠になります。こうした新たなニーズに応える、先端デバイスおよび先端パッケージ領域の計測・検査技術の最前線と将来展望を紹介します。

先端リソグラフィのセッション(12月11日12:00〜16:30)では、極端紫外線(EUV)露光のさらなる微細化対応と工程簡素化、実用化に向けて大きく動き始めた高NA(開口率)EUV露光の現在地と将来展望にフォーカスして解説します。7nmノード以降のロジック製造からNA0.33のEUV露光が導入されましたが、さらなる微細化を見据えてNA0.55の量産適用が検討されています。ただし、その導入には、周辺装置、材料、マスクなど関連技術を網羅的に実用段階に引き上げる必要があります。ここでは、量産適用に向けた準備状況と技術的課題を整理して紹介します。

 

講師やSTSプログラム委員と直接議論する場も用意

今回のSTSにおいても、例年通り、各セッションにオーサーズインタビューの時間を設けています。ここでは、講演に関する質問だけでなく、普段抱いている疑問・課題を第一線の専門家にぶつけて見解を聞いたり、技術開発の中では知ることができない担当分野外の専門家の意見を聞いたりすることができます。また、講師、委員、参加者の横のつながりを促す場となり、聴講者同士も交流できる立食イベント「GETOGETHER」を昨年までの2日間から3日間すべてで実施することにしました(参加費無料、事前登録不要)(図3)。若手エンジニア、特に入社数年程度の技術者にとって、専門領域だけでなく半導体製造全体を把握し、他社・異分野の技術者と交流する有益な機会になることでしょう。

図3 昨年のSTS GETOGETHERの様子


図3 昨年のSTS GETOGETHERの様子

 

STSの参加費は、1セッション当たり、パッケージング/先端デバイス・プロセス/先端リソグラフィの各セッションがSEMI会員20,000円(税別)、一般40,000円(税別)、学生10,000円(税別)です。パワーデバイス/テスト/計測・検査の各セッションは、SEMI会員10,000円(税別)、一般20,000円(税別)、学生5,000円(税別)です(いずれも講演資料ダウンロード付き)。10月7日から10月31日までに申し込む場合は、各料金から2割引となる早割料金が適用されます。

STS


現役エンジニア同士が集い、未来の半導体産業を共に創る
最新半導体製造技術の国際シンポジウム

SEMI テクノロジーシンポジウム(STS)の詳細はこちら