2025年10月6日（月）
ADIS 2025 半導体設計で生み出すビジネスイノベーション
設計環境のオープンソース化による「半導体設計の民主化」、設計人材の育成を後押し
株式会社エンライト 伊藤 元昭
日本において、半導体チップの生産体制の整備が着実に進んでいます。最先端プロセスを利用した高付加価値チップの国内生産が可能になりつつあります。こうした中、並行して進められているのが、国内設計力の醸成・強化です（図１）。その進捗は、半導体製造に関わる方々にとっても、半導体の内需増大による工場稼働率の向上の観点から、より高度な製造技術のニーズを継続的に創出していく観点から、無関心ではいられません。
図１ 最先端チップの生産体制整備と並行して求められる、国内設計力の強化・醸成
出典:AdobeStock # 176491917,# 417541243
近年、世界の半導体業界では、「設計環境のオープンソース化」という新たな潮流が見られるようになりました。半導体設計への参入ハードルを下げ、より多くの企業・システム開発者が、高度なチップを開発できる環境を生み出す「半導体設計の民主化」と呼べるような動きです。半導体設計力の強化を目指す日本の政府・企業・関連機関にとって見逃せない動きとなっています。ここでは、日本の半導体産業の再興に多大な影響を及ぼす可能性がある、設計環境のオープン化の進捗状況について紹介します。
日本の半導体産業に残された最大の課題は設計
半導体設計力の強化とは、すなわち半導体設計者の育成とスキル向上のことであると言えます。では、いかなる知見・スキルを持つ設計者を育成したら良いのでしょうか。求められているのは、現代的な半導体製造技術を駆使して集積可能な莫大な数の素子を適材適所に配置し、応用市場が求める付加価値の高い高機能・高性能なチップを創出できる知見・スキルではないでしょうか。
製造技術と同様に、半導体の設計技術もまた指数関数的な進化を遂げています。半世紀前（1975年）に設計されていた汎用プロセッサには、既に約6000個のトランジスタが集積されていました。ところが現在の最先端GPUには、約2000億個もの素子が集積されています。回路規模が、3000万倍以上になったわけです。
ただしその間、実現したい機能・性能に向けて素子を適材適所に配置する設計者自体の能力が3000万倍に高まったわけではありません。人間の知的能力は、そんな短期間には進化しません。設計時に活用するツールなど、いわゆる「設計環境」が進化したからこそ、地球上の人口をはるかに超える数の素子を適切かつ効率的に配置できるようになったのです。現代の生産技術のエンジニアには、EUV露光や原子層成膜といった最先端技術を扱う知見・スキルが求められます。同様に、設計者にも、その時代の技術トレンドに対応する最先端設計環境を使いこなし、価値あるチップを生み出す設計人材が求められます。
半導体の設計環境は、大きく３つの切り口で進化していると言えます（図2）。「自動化ツールの進化」「設計資産の再利用推進」「設計と製造のインタフェース標準化」です。現代の設計者は、自動化、設計資産、標準化それぞれの最先端トレンドを追いながら、新たなチップを設計しています。
図2 ３つの切り口で進化する半導体設計環境と台頭する「オープンソース化」
出典:筆者が作成
そして、これら３つの進化の切り口それぞれにおいて、設計技術の進化トレンドを一変させるかもしれない「オープンソース化」という新たなパラダイムが台頭しています。製造技術において「More Moore」に加え「More than Moore」のような新たな進化軸が台頭してきたのと同様の変化が、設計技術においても起きつつあります。一般に、これまでの設計環境は、EDAベンダーやIPベンダー、半導体ファウンドリが中心となって進化を主導してきました。これが、公的研究機関や大学、業界団体、これまでとは異質な意図を持つ営利企業が、設計環境のオープンな場での開発や開発した成果物（ソース）の権利共有・無償利用を推し進める動きが顕在化してきているのです。
開発環境のオープンソース化の効果は絶大
オープンソース化が進むことによって、設計環境が「広く共有される協調的な環境」へと変貌し、半導体設計に関わるさまざまなステークホルダーに、個別のメリットがもたらされる可能性が出てきています。
まず、スタートアップ・大学・研究者には、初期コストの大幅削減という半導体設計への参入ハードルを下げるメリットをもたらします。従来はEDAツールをはじめとする設計環境を整えるためのライセンス料が非常に高額で、小規模プレイヤーの参入が難しかった面がありました。また、学生が実際の設計フローを体験しながら知見とスキルを獲得する機会が増えるため、次世代設計者の育成も後押しします。
さらに、新しいアーキテクチャや回路設計の実験を、資金面の制約なく広く実施できるため、スタートアップなどが、イノベーションを生み出す素地を作り出すこともできます（図2）。活力ある企業・研究者に優れた開発環境を提供することはとても重要です。そのことを示す好例があります。まだパソコンゲーム用アクセラレータチップのメーカーにすぎなかった時代のNVIDIAは、2006年に自社製GPUに最適化された並列計算プラットフォーム「CUDA（Compute Unified Device Architecture）」を無償提供する経営判断を下しました。この施策は、厳密にはオープンソース化ではなく事実上のオープン化と言える戦略ではありますが、この施策によって、並列演算に適したコンピュータ環境の利用を求めていた学術機関や研究者、スタートアップでユーザーが急増しました。そして、そこでAI技術にディープラーニングのような技術革新が生まれ、このことが現在の「AI用GPUならNVIDIA一択」という強大な地位を築くキッカケとなりました。半導体の設計環境のオープンソース化も、同様の効果をもたらす可能性があります。
図3 活力ある企業・研究者・未来の人材によりよい開発環境を提供して飛躍の足掛かりに
出典:AdobeStock #305152159,# 317297816
また、大手半導体メーカーやファウンドリが自社の製造技術に対応した設計環境をオープンソース化すれば、対応IPや設計支援サービスを提供する企業など、自社ビジネスを支えるエコシステムの拡大を加速できる可能性が出てきます。さらに、有償設計環境を提供しているEDAベンダーやIPベンダーも、自社製品の基盤部分をオープン化することによって、利用者からの改善提案などコミュニティ主導の技術開発を促したり、高度な最適化機能やサポートを有償提供する「二層モデル」による収益確保を実現したりできるようになります。
ソフト開発者をチップ設計者に変えるEDAツールのオープンソース化
オープンソース化の具体的な動きを紹介します（図1）。まずは、EDAツールのオープンソース化です。現代のチップ設計は、チップの機能や動作など抽象的な仕様を言語で記述し、設計・検証すること大規模チップを設計しています。EDAツールは、より高い抽象度の記述で大規模チップを設計し、なるべく人手をかけず自動的にマスクデータやテストを具現化できる環境を目指して進化しています。
図4 「EDAツール」「設計資産」「製造と設計をつなぐ技術仕様」をオープンソース化
出典：筆者が作成
現在では、チップ設計用の言語であるハードウエア記述言語（HDL）だけでなくC/C++/Pythonといったソフトウエア開発用言語からも自動設計できる環境が登場してきています。半導体設計者は、世界に20万人〜30万人いると言われています。ところが、ソフトウエア開発者は3000万人とケタ違いに多く存在しています。これらの開発者が半導体設計に着手できる環境を整えれば、ソフトだけでなくハードも合わせたシステム開発を拡大できます。半導体業界にとって、極めて大きなインパクトをもたらすことでしょう。さらに近年では、生成AIを活用して設計者とEDAが対話しながら半導体設計を自動的に行う技術の開発も進んできています。ソフト開発での「バイブコーディング」と呼ばれる技術と同様の技術革新であり、半導体設計の裾野をより拡大する効果が期待できます。
そして近年、設計フロー全体をカバーするEDAを複数の企業・研究機関が共同開発し、オープンソース化して公開していく取り組みが進められるようになりました。代表例が「OpenROADプロジェクト」です。ロジックチップの機能・動作を記したRTL記述からGDSII（マスク用データ）までの設計作業を一貫して自動化するEDAであり、このツールを利用して設計したチップのテープアウト実績も増えてきています。従来は学術実験レベルのチップ設計への適用にとどまっていたのですが、現在では数百万ゲート規模のSoC設計にも活用され、性能・面積・電力の指標で見ても一定の成果を挙げられるまでに進化してきています。
またオープンソースのプロジェクトである「MCP4EDA」では、大規模言語モデル（LLM）を活用し、複数のオープンソースEDAツールを統合して、ゲートレベルからGDSIIまでの設計を自然言語での対話しながら進める研究が行われています。従来は熟練技術者の経験や手作業に依存していた設計の作業をAIと協働で行うことで、高速化・効率化できる可能性が出てきています。現時点では、商用EDAと比べれば、性能最適化（PPA：性能・電力・面積）で歴然とした差があるようですが、ツール自体の開発がオープン化されているため加速的な技術革新が起きる可能性があります。
AI・自動車・産業機械向けチップでも広がるオープンISA「RISC-V」の活用
次に紹介するのは、設計資産のオープンソース化の動きです。どんなに設計の自動化ツールが進化したとしても、チップ全体を新規設計することは稀にしかないと思われます。動作実績がある設計資産の活用は、設計フロー全体を効率化する上で代え難い価値があるからです。自社開発であろうと、他社開発であろうと、実績のある設計資産を有効活用すれば、価値あるチップを効率的かつ確実に設計できるようになります。特に、市場で数多くの対応ソフトが利用されているCPUコアやGPUコア、相互接続性が求められるインタフェース回路などでは、設計資産の活用が大前提になる場合もあります。スマートフォン向けSoCのコアとして利用されるarmアーキテクチャのIPコアはその代表例であると言えます。
設計資産をオープンソース化する動きはいくつかありますが、特に大きな注目を集めているのが、CPUの最も高位な設計資産であるISA（Instruction Set Architecture）のオープン化です。armやx86といったプロプライエタリISAに対抗するISAとして、ライセンス料不要で拡張も自由に行えるオープンISA「RISC-V」を世界中の企業・研究機関が利用するようになりました。当初の応用先は特定の組み込み機器やIoTなど小規模デバイスが中心でしたが、近年は自動車、産業機械、AIアクセラレータ、サーバー用途まで対象領域が拡大。Omdiaの調査では、2030年にRISC-Vが全ISA市場の25%を占める可能性があり、毎年約50%の成長が見込まれると予測しています。
近年には、地政学的リスクや技術主権の観点から、欧州・中国・インドなどが国家戦略としてオープンISAを推進しています。特に中国ではAlibabaの「玄鉄(XuanTie)」シリーズに代表されるように、自国のISAを基盤にした半導体設計を強化する動きが顕著に見られるようになりました。日本においても大学や企業によるオープンISAの研究開発が進んでおり、教育用プロセッサや産業用途での採用が拡大しています。RapidusとカナダのAIチップ設計企業Tenstorrentは、日本政府やNEDOの支援を受け、RISC-VベースのCPUやチップレットIPを活用し、2nmプロセスを用いたエッジAIアクセラレータを共同開発しています。
ファウンドリと半導体開発企業をつなぐPDKでも見られるオープンソース化
そして、ファウンドリと半導体開発企業（ファブレスメーカーなど）をつなぐ情報パッケージである「PDK（Process Design Kit）」にも、オープンソース化の潮流が見られるようになりました。PDKとは、プロセスルール、レイヤー構造、デバイスモデル、ライブラリなどの製造技術に付随した設計者が考慮すべき技術仕様のことです。製造後の半導体チップを正しく動作させ、量産可能にするためにはPDKに沿って設計されたチップである必要があります。一般に、PDKは、ファウンドリが契約者に限定的に提供していました。
最初にオープンソース化されて注目を集めたPDKが、米SkyWater TechnologyとGoogleが共同で公開した「SKY130」です。130nmのCMOSプロセスに基づくPDKがApache License 2.0として提供。NDA不要で教育や研究、スタートアップの試作に活用できる状態になっています。SKY130は、オープンソースのEDAツール群と組み合わせて利用可能であり、「誰もがシリコン設計に挑戦できる」というオープンシリコン運動の象徴的取り組みとなっています。
その他にも、GlobalFoundriesが180nm MCUプロセス向けPDKを試作プログラムに開放したり、ドイツの研究機関IHPも130〜250nmノードでオープンPDKを公開するといった、レガシープロセスを中心としたオープン化が拡大しています。これらは性能面では先端製造技術向けには及ばないものの、IoT、車載補助回路、アナログ・ミックスドシグナル設計など需要のある分野で十分に実用的であると言えます。オープンなPDKを商用に利用することはまだまだできない状況ではありますが、設計人材を教育する際に重宝する存在となっています。
