2025年9月18日（木）
BSPDN・EUV・チップレットなど、技術革新の今と未来を総覧できるSTS 2025
株式会社エンライト 伊藤 元昭
人工知能（AI）のさらなる進化と応用拡大、そして大衆化による利用シーンの増加を見据えて、半導体技術の一層の高度化が期待されています。自動車業界にビジネス革新をもたらすソフトウエア定義車両（Software Defined Vehicle：SDV）や製造業全体のあり方一新するスマートファクトリーの実現といった日本の基幹産業で起きている技術革新も、AIの進化、ひいては半導体の高度化を大前提に置いていると言えます（図1）。半導体の高度化をリードすることは、すなわち産業競争力を強化することと断言できる状態です。
ただし、極限近くまで進化し続けてきた半導体技術をさらに高度化させていくことは、一言で言い表せるほど簡単なことではありません。応用システム側からの技術要求に継続的に応えていくためには、露光、素子構造、配線網の構成、パッケージなど半導体技術のあらゆる側面で、新たな開発コンセプトに基づく革新技術を起こしていく必要性に迫られてきています。現時点での半導体業界における技術面の時代観を言い表せば、「製造プロセス全体を再発明・再構築している真っ只中にある」と言えるのではないでしょうか。
図1 半導体の技術革新はAIの進化の大前提
出所：AdobeStock #1525788950
現代の先端半導体製造プロセスは、多種多様なユニット技術を複雑に組み合わせて構成されています。EUV露光に代表されるように、個々のユニット技術それぞれが極めて高度な技術の集合体であり、その開発においては、最新の科学的・工学的知見に関する広く・深い知見を基礎とする斬新な発想の導入が必須になっています。その一方で、多様なユニット技術において同時多発的に技術革新が起きていることから、従来トレンドに沿わない画期的な技術が投入されても確実にトータルプロセスを構築できるように準備しておく必要もあります。半導体プロセス全体の中で、どのような技術革新が起きつつあるのか。トータルプロセスの開発担当者はもとより、個々のユニット技術の開発に携わるエンジニアも、半導体製造技術の全領域を俯瞰し、動きを正確に把握しておく必要がありそうです。
半導体業界で今起きている技術革新を、短期集中的に総ざらい
2025年12月17日（水）～19日（金）に東京ビッグサイトにて開催される「SEMICON Japan 2025」において、最新半導体製造の国際シンポジウム「SEMIテクノロジーシンポジウム（STS）」が、会期中の3日間、会場内の南展示棟2階 南会議室B会場およびZoomによるオンラインライブ配信で開催されます（図2）。今回は、早割料金（9月17日〜10月31日期間内に申し込めば、割引価格で参加可能）が用意されており、より参加しやすくなりました。
図2 昨年のSTSセッションの様子
STSはSEMICON Japan最大規模の半導体製造技術に特化したカンファレンスであり、今回で44回目を迎えます。その時々の技術課題や開発状況、応用からの要求に応える最もホットな話題を集め、半導体デバイスの開発・製造に関わる多様な技術分野それぞれの最新情報を提供してきました。登壇者は、各分野の第一線で活躍する国内外の技術者や有識者であり、最新技術の開発・利用の様子・動きを実感できる貴重な場となっています。
最新技術の開発動向は各分野の学会などでも収集可能かもしれません。しかし、様々なレベル、実用化フェーズの技術が混在しているため、有益な情報を収集するのには聞き手側にも一定以上の専門的リテラシーが求められます。これに対し、それぞれの技術領域の専門家で構成されるSEMIテクノロジー推進委員会がプログラムを作るSTSでは、先端製造ラインへの実践投入を見据えて厳選した確度の高い技術動向を総覧することが可能です。
「More Moore」のさらなる追求を後押し
直近数年間のSTSでは、チップレットを始めとする後工程技術、新材料導入による性能の底上げが進められるパワー半導体といった「More than Moore」「Beyond CMOS」に相当する技術革新、さらにはリソグラフィの大幅アップデートであるEUV露光など、不連続的な技術革新を丁寧に解説することに注力してきました。
今回のSTS 2025では一転させて、高密度トランジスタや大規模配線網の形成、微細加工技術の刷新など、「More Moore」のさらなる追求を後押しする内容の情報を強化しています。プログラム編成を見直し、先端デバイス・プロセスと先端リソグラフィのセッションの講演時間を従来比2倍に拡大しました。
SEMIテクノロジー推進委員会委員長を務めるソニーセミコンダクタソリューションズの岩元勇人氏は、その狙いを次のように語っています。「国内での先端ロジック半導体の量産が始まり、2nmラインでの試作品も出来上がりました。世界の先端ロジック半導体の生産の中で、日本企業が存在感を示していくための素地が整いつつあるように見えます。ただし、これらの成果は通過点に過ぎず、半導体産業再興に向けた取り組みのゴールは遥か先にあります。取り組みの歩みをより確かなものにし、継続的に先端半導体の製造でリードしていく体制を確立していくためには、半導体産業の担い手が、もう一度、半導体製造の根幹である微細加工領域で起きている技術革新を半導体業界全体で再確認し、正しく認知して、高度化と複雑化が極限まで高まっている技術開発と製造ライン構築を円滑に進めていく必要性を感じています。今回のSTSでは、こうした時代的背景に応える内容の講演を集めました」。
トランジスタの構造・配線網の構造・DRAM素子の材料が大幅刷新
今回のSTSでは、「パッケージング」「MEMS／Smartセンシング」「パワーデバイス」「計測・検査」「先端リソグラフィ」「先端デバイス・プロセス」「テスト」の7セッションが開催されます。先端デバイス・プロセスと先端リソグラフィに関しては240分、その他セッションにおいても120分と余裕を持った講演時間を確保。それぞれの分野で起きている技術革新の最前線を、ありのままに知ることができます。各セッションの中から、今回強化した先端デバイス・プロセスと先端リソグラフィを中心に、ほんの一部だけ概要と聴きどころを紹介します。
先端デバイス・プロセスは、数多くの技術革新が起きている極めてホットな領域であると言えます。STS 2025では、GAA（Gate All Around）構造やCFET（Complementary Field-Effect Transistor）など今後の微細トランジスタ構造の3D化を見据えたロジックデバイスのプロセス技術における技術革新と未来展望を、世界の半導体技術開発をリードするimecの堀口直人氏が解説します。プロセス技術の高度化・複雑化の要所と課題を知ることができる貴重な機会となることでしょう。
また、多層化・複雑化し続けてきたチップ内配線網の大幅構造刷新である裏面電源供給ネットワーク（Back Side Power Delivery Network：BSPDN）のプロセス技術について、東京エレクトロン九州の近藤良弘氏が解説します。近未来チップの必須技術となるBSPDNの導入に伴って、成膜、エッチングさらには材料など個々の処理工程に求められる要件が再定義され、新たに導入すべき技術も複数出てくるとみられています。その動向の正しい理解は、直接BSPDNに関連した技術開発だけでなく、多くのユニット技術の開発においても重要になってきます。
一方、日本国内で最先端チップの製造能力を保持してきたメモリーでも、大きな技術革新が起きつつあります。DRAMのさらなる高密度化・低電力化に向けた新材料導入について、キオクシアの池田圭司氏が講演します。サブ10nm世代を見据えて、ワイドギャップ材料であるInGaZnO（インジウムガリウム亜鉛酸化物）をチャネルに導入することによって、セルトランジスタの3D構造化を実現する技術です。
先端リソグラフィの領域は、EUV露光の導入によって、露光装置からマスクやレジストなどまで、付随するあらゆる領域で新技術が導入されてきています。既に量産ラインへの投入が始まっているとは言え、EUV露光はまだまだ発展途上の技術です。さらなる技術革新が求められています。今回のセッションでは、EUV露光および将来の露光技術開発の最前線を総覧できる内容になっています。EUV関連では、製造ラインへの導入状況についてラピダスの川邉裕己氏が、露光装置のロードマップについてエーエスエムエル・ジャパンの永原誠司氏が、高NA対応などマスク技術のロードマップについてimecの宮口賢一氏が、レジストでの技術革新の状況と展望についてJSRの丸山 研氏が解説します。
さらに、露光技術開発における新たな潮流である、マスクの設計・製造、および露光技術そのものの開発へのAI適用について、多角的な最新情報を提供します。難易度増大と設計・製造の密な連携が進む露光技術を、さらに進化させるための有力な手段になると期待されています。今回は、マスク製造技術への適用について大日本印刷の吉川真吾氏が、マスクデータ変換（Mask Data Preparation：MDP）や近接効果補正（Optical Proximity Correction : OPC）への適用についてシノプシスの加藤 心氏が、ナノインプリント・リソグラフィ開発の加速に向けた適用についてキヤノンの清水正浩氏と戎湯 寛氏が解説します。
ハイブリッドボンディングや光電融合など、次世代を拓く技術の実践情報も提供
STS 2025では、後工程やパワー半導体、テストなどの領域についても、新たな技術提案や応用市場からの要請によって重要性を増している技術などに関する情報を提供していきます。
製造するチップの価値向上に向けて、その重要性がますます高まっているパッケージングでは、チップレットや3D/2.5Dパッケージのさらなる高性能化・生産効率向上に向けた最新技術開発動向を解説します。東北大学の福島誉史教授が、パッケージング技術をさらに進化させていく際の中核技術となるチップ・トゥ・ウエハーのCu-Cuハイブリッドボンディングについて、基礎技術から課題・開発動向・将来展望まで解説します。大量のデータ伝送が発生するAIの進歩を後押しする技術です。この他にも、チップレット搭載FC-BGA（Flip Chip-Ball Grid Array）に対応する基板向け絶縁材料の最新動向を味の素の西村嘉生氏が、パッケージ基板に向けた生産性の高い直描装置についてApplied MaterialsのKhasgiwale Niranjan氏が解説します。
その他、パワーデバイスのセッションでは、消費電力の増大が社会問題化しつつあるデータセンターの低電力化に向けて、技術レベルの底上げと応用拡大が期待されているGaN（窒化ガリウム）デバイスの開発動向に焦点を当て、多角的に最新動向を紹介します。データセンターにおける消費電力の削減では、GPUなどの低電力化に目が向きがちですが、電源システムでの電力損失の削減は看過できない課題となっています。さらに、計測・検査セッションではAIを活用した非破壊検査を、テストセッションでは光電融合に特化したテスト技術の開発動向を紹介します。光電融合技術は、NVIDIAなどが導入検討を始めたことで、実用化が目前に迫っていることが広く印象付けられてきました。このセッションでは、量産レベルでの光電融合技術での課題を具体的に知ることができます。
講師やSTSプログラム委員と直接議論する場も用意
今回のSTSにおいても、例年通り、各セッションにオーサーズインタビューの時間を設けています。ここでは、講演に関する質問だけでなく、普段抱いている疑問・課題を第一線の専門家にぶつけて見解を聞いたり、普段の技術開発の中では知ることができない、担当分野外の専門家の意見を聞くことができるかもしれません。
図3 昨年のSTS GETOGETHERの様子
また、18日と19日のセッション終了後には、聴講者同士も交流できる立食イベント「GETOGETHER」を開催します（図3）。講演後の講師やSTSプログラム委員なども参加し、STSの聴講者以外も参加することが可能です。分野の枠を超えた人的ネットワークを構築するための絶好の機会となることでしょう。
