2024年10月30日（水）
先端半導体の課題解決と価値創造に向けた情報収取の場、STS 2024
株式会社エンライト 伊藤 元昭
現在、日本では、２nmノードをはじめとする最先端半導体の量産に向けた技術開発が、産官学さらには国際的協力体制の下で進められています。現時点で高い競争力を維持するメモリーやパワー半導体に加え、ロジックの領域においても、最先端チップの国内生産が求められています。IT産業や自動車産業をはじめとする多様な産業における国際競争力向上の観点から、さらには経済安全保障面でのリスク軽減の観点から、半導体チップの国内生産が必要不可欠な情勢になってきたからです。
ラピダスやTSMCといった、最先端ロジックチップを量産するメーカーの製造拠点が国内に立ち上がりつつあり、国内生産体制の機軸となりつつあります。そして、最先端プロセス技術を立ち上げ、量産化し、高品質なチップを高歩留まりで生産していくための技術を開発・活用するエンジニアの育成が加速してきています。ただし日本では、メモリーなどの領域では最先端チップの開発・量産が継続的に進められてきたものの、ロジックに関しては約20年間休眠状態にありました。その間、最先端チップの開発・量産に関する知見や技術を蓄積できていたわけではありません。
あらゆる面での進化・発展が急な半導体業界で流れた約20年の時間は想像以上に長く、その間世界では、継続的かつ劇的に技術が進歩。過去の日本の半導体産業の経験と常識が通用しない部分が多く出てきています（図1）。たとえば、かつてはプレーナ型が基本だった素子構造は3D化し、チップレットなど後工程技術は以前とは比較にならないほど高度で複雑なものとなり、量産ラインの円滑な稼働には人工知能（AI）の活用が必須になりました。日本の半導体産業を担う人材は、知識とスキルをアップデートし、最先端で世界を相手に技術開発で戦える力を蓄える必要があります。
図1 最先端ロジックチップと製造ライン
出所：TSMC
競争力の高いチップの量産を目指した情報ニーズに応えるプログラム編成
2024年12月11日～13日に東京ビッグサイトにて開催される「SEMICON Japan 2024」では、最新半導体製造の国際シンポジウム「SEMIテクノロジーシンポジウム（STS）」が、会期中の3日間、会場内の会議棟 会議室およびZoomによるオンラインライブ配信で開催されます（参加費 SEMI会員 10,000円(税別)、一般20,000円(税別) ※講演資料ダウンロード付き。学生は無料）（図2）。今回は、お得な1日通しチケット（参加費 SEMI会員 27,000円(税別)、一般54,000円(税別)）を用意しており、各開催日には関連性の高いセッションを配置しています。このため、1日集中して最新情報の収集に集中することが可能になっています。
図2 STSセッションの様子
1982年に創設されて以来、今回で43回目を迎えるSTSは、SEMICON Japan最大規模のフラッグシップカンファレンスです。その時々の最もホットな話題を集め、半導体デバイスの開発・製造に関わる多様な技術分野それぞれの最新動向を網羅。各分野の第一線で活躍する国内外の技術者や有識者が技術動向、実用化の動き、市場の見通しなどの最新情報を解説します。
「最先端のロジックチップの量産体制を国内に整えるため、日本の半導体産業のエンジニアや経営者には、最先端の製造技術に関する、より網羅的、包括的、体系的な知見の取得が求められています。製造装置や材料のビジネスでは、特定領域での高い専門性が何より重要でした。しかし、最先端技術の使い手となって量産技術を実現するためには、専門性の高い多くの要素技術を組み合わせ、相互の関係を念頭に置きながら、技術開発を進めていく必要があります。今回のSTSでは、チップのQCD（品質・コスト・納期）を改善して競争力の高いチップを最先端量産プロセスで生産していくために重要性が高まっている最新技術を中心にして、技術の使い手としての視点からの情報ニーズに応えるプログラムを編成しました」とSTS 2024 プログラム委員長を務めるソニーセミコンダクタソリューションズ岩元勇人氏は今回のSTSのプログラム編成の趣旨について語っています。
今回のSTSでは、９セッション、30講演が開催されます（図3）。各セッションでは120分と余裕を持った講演時間を用意しており、対象分野に関する最新情報を広く、深く、ジックリと収集することが可能です。用意されたセッションの内訳は、「パッケージング」「MEMS／Smartセンシングデバイス」「テスト」「フォトマスク」「先端リソグラフィ」「計測・検査（新設）」「パワーデバイス」「先端材料・分析」「先端デバイス・プロセス」です。
これまでSTSでは、それぞれの開催時期に話題となっている技術にフォーカスした「特別セッション」を用意していました。今回は、有料のセミナー枠から特別セッションを切り出し、「AI Summit（AI革命による未来）」と題して、AIを活用する目線からの講演を、概要編と技術編の2部構成に分けて開催することになりました。概要編ではAI技術の新潮流や具体的な応用について、技術編では半導体業界がチップの設計・開発・量産を高度化するためのAI活用をテーマにします。会期2日目の12月12日（木）午後に、東展示棟 ホール7 特設ステージで開催します。
図3 2024年のSTSの開催スケジュール
最先端チップの量産に関わる課題とその解決策を徹底解説
今回のSTSのセッションの中から、今回新設した「計測・検査」と、新たな技術課題に取り組んでいる「先端リソグラフィ」「パッケージング」、課題をフォーカスすることでより深い情報が得られるようになった「MEMS／Smartセンシングデバイス」について、セッション概要を紹介します。
「計測・検査」セッションは、最先端チップ製造でのライン競争力を決める要素として、インラインでの計測・検査の重要性が高まっていることに対応して今回新設しました。最先端ロジックチップでは、GAAやCFETなど素子構造が3D化し、なおかつチップレットの3D積層が多用されるなど、微細構造の複雑化がさらに進む見込みです。こうしたチップを高品質・高歩留まり、高い生産性で量産するためには、インラインで製造した後の素子構造や積層後の形状を計測・検査し、特性への影響を予測しながら、必要に応じて製造条件を調整する必要が出てきています。ただし、インラインでは、断面SEM写真を撮って形状を確認するようなことができません。試料の破壊を伴う方法ではなく、非破壊の光学的方法などを利用して、高精度での形状、特性の解析を可能にする技術が求められています。今回の「計測・検査」セッションでは、ラピダスが、2nmロジックチップの製造における計測・検査技術の課題を解説し、解決すべき課題を明示します。加えて、課題の解決策となる可能性がある計測・検査技術を保有する2社が登壇します。インラインでの光学的手法による3D形状の革新的計測・検査技術についてOnto Innovationが、X線によるデバイスの内部構造の非破壊評価についてリガクが解説します。
「先端リソグラフィ」セッションでは、近未来の最先端ロジックおよびメモリーのリソグラフィ工程で顕在化する多様な課題を解決するために導入する可能性がある多様な新技術を取り上げます。まず、高NAのEUV露光の現状と今後について、エーエスエムエル・ジャパンが解説します。最先端ロジックの量産の要となる工程の最新動向を知ることができます。一方マイクロン・メモリジャパンは、DRAMの量産でEUVに加え、融合自己組織化（Directed Self-Assembly：DSA）とナノインプリンティング・リソグラフィ（NIL）を併用について解説します。最先端DRAMでは、EUVの導入が予定されていますが、すべてのパターン形成にEUVを適用することは、コストの観点や露光機の消費電力の観点から現実的ではありません。そこで、DSAやNILなどを適材適所に使い分ける新機軸のリソグラフィを紹介します。また、大型化が進むパッケージ用基板の露光に向けた画角を広げる露光技術についてキヤノンが、ウエハーの貼り合わせによって個々のチップに発生する歪みを検知して露光条件を調整する技術についてニコンが説明します。
「パッケージング」セッションでは、今後、最先端のSoCの設計・量産で求められるパッケージング技術での革新について議論します。近年の半導体では、応用システム全体の構成に基づいた設計とチップ構造を念頭に置きながら、最適なパッケージング技術を融合させて求める機能・性能を実現する時代に突入しています。これから需要が急増する可能性が高いデータセンターに置くAI処理用の高性能CPU/GPUでは、チップレットを活用した異種集積（Heterogeneous Integration）が行われ、そこでは新たなパッケージング工程および実装技術が実現の鍵を握っています。今回は、チップレットを効果的かつ効率的にパッケージ上で集積していくために必要なプラットフォーム技術を東京科学大学の栗田洋一郎 特認教授が解説します。また、東レが金属電極を形成した半導体チップ同士を高歩留まり、高信頼性で3Ｄ実装するための樹脂ハイブリッドボンディング材料と接合技術を紹介。さらに、TSMCジャパンが、高性能GPUの生産などに適用しているチップレットを集積する同社技術のひとつである「CoWoS」の最新動向とこれから導入していく基板材料について解説します。
今回の「MEMS／Smartセンシングデバイス」セッションは、市場での需要が高い音響関連の応用で効果を発揮する圧電MEMSにフォーカスして、より深い情報が得られる内容にしました。圧電材料用成膜装置の大口径化、高性能化が進んでおり、圧電MEMSの開発・実用化が加速しています。圧電MEMSはインクジェットプリンターヘッド、マイクロミラーデバイス、スピーカー、可変焦点レンズ、BAW（Bulk Acoustic Wave）フィルタ、pMUT（圧電微小超音波トランスデューサ）、マイクロホン、タイミング共振子など、多様なアクチュエータやセンサーなどの高性能化・小型化する技術です。モバイル機器や医療機器での応用拡大が期待されています。このセッションでは、東北大学の田中秀治教授が圧電MEMSの総論を、Yole Developmentが市場動向を解説します。また、具体的な開発動向として、MEMSスピーカーの開発動向をAAC Technologies Japanが、多様な電圧で駆動するMEMSの開発についてシンガポール科学技術研究庁（A*STAR）の研究機関であるInstitute of Microelectronics（IME）が説明します。
講師やSTSプログラム委員と直接議論する場も用意
STSでは、各セッションにオーサーズインタビューの時間を設けています。ここでは、普段の技術開発の中では知ることができない、担当分野外の専門家の意見を聞くことができるかもしれません。
図4 昨年のSTS GETOGETHERの様子
また、12日と13日のセッション終了後には、聴講者同士も交流できる立食イベント「STS GETOGETHER」も用意しています。講演後の講師やSTSプログラム委員なども参加し、12日はフォトマスク、先端リソグラフィ、計測・検査を、13日はパワーデバイス、先端材料・分析、先端デバイス・プロセスをテーマに議論する場となります。STS GETOGETHERには、各テーマに関係する業務に携わる方でしたらSTSの聴講者以外も参加することが可能です。分野の枠を超えた人的ネットワークを構築するための絶好の機会となることでしょう。