最先端半導体ファウンドリ事業を持続可能にするための条件とは

2023年12月6日（水）

最先端半導体ファウンドリ事業を持続可能にするための条件とは

株式会社エンライト伊藤元昭

現在、日本の半導体産業は、最先端のロジックチップを製造できる力を取り戻すための取り組みに邁進しています。ただし、最先端半導体を製造するビジネスは、典型的かつ他に類を見ないほど巨大な自転車操業ビジネス。他社に先駆けて立ち上げた最先端の製造体制を使って先行者利益を確実に刈り取り、次の世代でリードしていくための投資に充てる作業を繰り返すことが求められます。加えて近年では、新たなライン構築に要する設備投資の額が極端に高まったため、一度立ち上げた償却済ラインからも確実に収益を上げていかないとビジネスが持続可能にはならない状況になっています。

図1　最先端ロジックチップを製造する事業を持続可能なものにしていくための条件とは
出所：TSMC

日本の半導体産業がチップ製造の第一線から退いてから約20年。その間にも、半導体製造技術は高度に進化し続けてきました。Rapidusが挑む2nm以降のチップの製造受託ビジネスを実現するためには、最先端の微細加工技術の取得だけでなく、失われた20年の間に起きた半導体ビジネスの変化を辿ってキャッチアップし、現代的なファウンドリビジネスを確立していくことが求められることになります。

では、最先端チップの製造を事業として持続可能なものにしていくためには、どのような技術開発・事業体制の確立が求められるのでしょうか（図1）。今回は、この20年間の間に起きた最先端半導体ビジネスに関わる技術やビジネス環境の変化を、台湾TSMCの足跡を振り返りながら、これから日本の半導体産業が取り組むべきことは何か、その一端をまとめたいと思います。

微細化が進めば進むほど、トランジスタ構造は複雑化

過去20年間で起きた最先端ロジックチップに関する技術的変化の中で最大のものは、チップに集積するトランジスタの構造が3次元化して製造プロセスが急激に複雑化したことではないでしょうか。

日本の半導体業界が最先端ロジックチップを開発・製造していた2000年代まで、電界効果トランジスタ（FET）の構造は、チャネル領域が2次元構造のプレーナ型でした。ところが、22nmノード以降には、チャネル長が短くなったことでリーク電流の増大が顕在化。それを解決するために考案されたのが、チャネル領域を魚の背びれ（fin）のように３次元的に立たせて３方向を電極で包み込みチャネルを制御する「FinFET」です（図２）。FinFETは、TSMCが2013年に16nmノードで量産投入したのを皮切りに、韓国Sumsung Electgronicsや米Intelなど多くのメーカーで導入されていきました。そして、現在ではFinFETを利用しないと最先端ロジックチップは製造できない状態になっています。ちなみにFinFETは、1989年に日立製作所の「DELTAトランジスタ」が世界で初めて開発の成果を学会で報告した技術です。

図2　FETの構造は、微細化の進展によって3次元化したFinFETへ
出所：Samsung Electronics

FinFETが量産導入されて以降、微細化の進展に対応して、フィンやゲートの数・寸法・形状の最適化とその用途に合わせた使い分け、さらには後述する「設計・製造協調最適化（Design Technology Co-Optimization：DTCO）」といったあの手この手の策を講じるようになりました。これによって、微細化による高性能化・低消費電力化・高集積化（いわゆるPPA（Performance , Power , Area））の効果を引き出しながら、量産適用可能な歩留りで製造できるように改良してきました。一般にはあまり知られていないことですが、FinFETを単純に微細化してもその効果をチップ性能などに反映させることができません。付加的に実施されるあの手この手の巧拙の方が、早期の量産導入や歩留り向上に大きく影響を及ぼすようにもなってきています。

ただし、3nmノード以降になるとFinFETでは、チャネルを制御し切れなくなる見込みであることがわかってきています。そして、さらなる微細化を見据えて、先端チップを製造する多くのメーカーが、シート状のチャネル領域の四方をゲート電極で取り囲む「GAA（Gate All Around）」構造を導入する予定です（図3）。GAA構造は、Samsungが2022年に3nmノードで量産導入したのを端緒に、TSMCも2nmノードでの導入を計画しています。そして、Rapidusもまた、米IBMと共に技術開発を進めている2nmノード以降に向けたトランジスタにGAA構造を採用。2027年の量産を目指しています。

図3　imecが示すシリコン半導体トランジスタの微細化ロードマップ
出所：imec

その後もまだまだトランジスタ構造の複雑化は進みます。2030年代に実現するとみられる1nmノード以降では、さらなる集積度の向上を狙って、「CFET(Complementary FET)」と呼ばれるFinFETとは異なる切り口からPPA向上を狙うトランジスタ構造の導入が想定されています。CFETとは、NMOSとPMOSを3次元的に積層して一体化させた構造のことです。ロジックチップ上のさまざまな回路の構成要素である論理ゲートは、CMOSで作られていますが、NMOSとPMOSを個別に作るのではなく、融合を推し進めることでPPAの改善を阻む無駄な要因を削り取ろうとするコンセプトです。

微細化の効果を引き出すには、設計とプロセスの擦り合わせが必須

FinFETからGAA、そしてCFETへの進化には、成膜・エッチング・洗浄などに用いる製造装置や材料の技術の進化が欠かせません。ただし、こうした製造装置・材料・プロセス技術の進化に加え、先述したDCTOの実践が必須になってきています。DTCOとは、設計ルールとプロセス条件のそれぞれのウィンドウから、シミュレータによって、求めるPPAのバランスに合わせて最適化する作業のことを指します。FinFETの量産導入とほぼ同時期、16nmノード辺りから適用されてきた技術です。

チップのPPAは、トランジスタを構成する材料の特性とそれを構造化した際のサイズや形状、それらを組み合わせた素子全体の構造、さらには周囲の配線やビアなどが3次元的に配置されることで決まります。こうしたPPAに影響を及ぼす各要素は相互に影響し合うため、シミュレータによって量産適用時の設計ルールとプロセス条件を検証しながらそれぞれを擦り合わせて最適化するDTCOが必要になります。FinFETの構成要素の各パラメータは、設計ルールとプロセス条件を定めることで具現化し、PPAだけでなく歩留りにも大きな影響を及ぼします。現在では、DTCOを適用しないと、量産できる歩留りを確保することができなくなってきています。

また、導入初期のDTCOは、トランジスタ単位もしくはセル単位で実施すればよかったのですが、微細化が進むにつれて、より広範な領域を対象にした最適化を行う必要が出てきています。5nmノード以降では、機能ブロックやチップレット全体を対象にして、シミュレーションをしながらPPAを最適化する必要が出てきたのです。こうした発展版DTCOは、「システム・製造協調最適化（System Technology Co-Optimization：STCO）」と呼ばれる場合もあります。

現時点での半導体業界は、TSMCをはじめとする製造受託専業のファウンドリと、製品企画と設計・販売に注力するファブレス半導体メーカーが、作業分担する体制の下で多くのロジックチップを作っています。Rapidusもまたファウンドリビジネスを目指しています。ところが、今後のトランジスタ構造の複雑化に起因するDTCO実践、言い換えれば設計と製造の融合の必然性を念頭に置けば、単純に製造だけを受託するファウンドリビジネスを展開できないことは自明です。

それでは、現在、製造受託ビジネスをリードしているTSMCは、どのような事業体制・ビジネスモデルを確立することによって、強いファウンドリビジネスを持続可能にしているのでしょうか。

TSMCの強いファウンドリビジネスは、手厚い開発支援体制が裏支えしている

結論から言えば、現在のTSMCは、同社サービスのユーザー企業の設計に、より深く関与する方向へと向かっています。自社でチップを企画・販売することはないのですが、目指すPPAの実現と製造時の歩留り向上を目指して、ユーザーとTSMCの双方でのDTCOを円滑に実践できる仕組みや体制を確立・発展させています。

日本の半導体業界が最先端ロジックチップの製造から遠ざかっていた20年間の間にも、製造装置や材料の領域では、海外半導体メーカーと共に最先端技術に触れ続けてきました。しかし、ファウンドリと製造委託者の間での設計と製造の融合を支援する体制作りは未経験であり、この辺りが最先端ファウンドリビジネスを営むためにTSMCなど先達から学ぶべき部分であると思われます。

図4　TSMCの開発支援エコシステム「OIP」のコンセプトを発表するMorris Chang氏
出所：TSMC

2008年4月、TSMCは「Open Innovation Plattform（OIP）」と呼ぶ、先端チップの設計や製造に関連した技術を提供するパートナー企業が、TSMCのユーザー企業と円滑に協業していくためのエコシステムを整備しました（図4）。これは、設計と量産立ち上げの期間の短縮を目指して、同社創業者であるMorris Chang氏がコンセプトを固めて構築した仕組みです。当初のOIPは、チップの設計・製造に関わる部分だけを対象にしていましたが、現在では、3D ICにも対応する方向へと進化しています。

OIPには、6つのアライアンスが用意されています（図5）。TSMCのプロセスで動作確認されたIP（設計資産）を開発・提供・活用するための「IP」、DTCOの実践の自動化/効率化を推し進めるための「EDA」、チップ実装とシステムレベルでの設計ソリューションを実現する「DCA（Design Center Alliance）」、多様なユーザーを対象に先端チップ開発と量産立ち上げを支援する「VCA（Value Chain Aggregator Alliance）」、クラウド上でのチップ設計を可能にして場所や企業の違いを超えた協業を可能にする「Cloud」、チップレットや3D ICなど3次元化した後工程技術とそこで用いるメモリーなど周辺チップや基板などの材料の開発・活用を後押しする「3D Fabric」です。これらのアライアンスにおいて、チップ製造を受託するTSMCとパートナー企業、そしてユーザー企業の3者の連携を緊密にすることで、迅速で円滑な設計と量産を実現しているのです。

図5　TSMCが構築した「OIP」の各アライアンスのパートナー企業
出所：TSMC

同一チップ上の機能ブロックそれぞれを、最適構造のトランジスタで構成

また、提供する製造受託サービスのメニューとその実践においても、設計と製造の擦り合わせを推し進めている様子が伺われます。現時点での最先端である2022年下半期に量産を開始した3nmノードの製造受託サービス「N3」の内容についてみてみましょう。

N3には、多くのサービスメニューがあります。量産開始時に投入されたのが「N3」で、これを拡張して消費電力当たりの性能やトランジスタ密度を向上させた発展版の「N3E」が2023年にリリースされました。さらに、性能向上を重視するチップ向けにチューニングした「N3P」を2024年に、HPCなど極限まで性能を高めたチップを求めるニーズに応える「N3X」を2025年に量産開始する予定です。

高い性能のチューニングができるのならば、それに一本化すべきなのではと思う人もいるかもしれません。しかし、性能をギリギリまで追求すると、PPAの他の要素、消費電力やチップ面積の増大を招き、応用先が限定されてしまいます。このため、DTCOの観点から、それぞれ異なるニーズに合わせたサービスメニューを用意しているのです。この他、N3Eをベースにした車載用途向けの信頼性の高いグレードである「N3AE」を2024年に投入。その量産車向け版として「N3A」があります。

一言で3nmノードの製造受託サービスと言っても、これだけ多くの最適化した設計ルールとプロセス条件の組み合わせと、それに対応するセル、ライブラリなどを用意する必要があるわけです。

図6　機能ブロックごとに異なる構造のトランジスタを使い分け
（左）N3Eで用意する3種類のFinFETの特性、（右）機能ブロックごとに使い分け
出所：TSMC

また、N3では、FinFETのフィンの数とゲートの数を設計上の要求条件に応じて変更して、設計するチップごと、チップ状の機能ブロックごとに最適化できる「FinFlex」と呼ぶ技術を採用しています（図6）。フィンの数を増やせば性能を挙げることが可能です。しかし、消費電力や面積は増大する方向に向かいます。このため、負荷の大きな機能ブロックだけにフィンの数が大きな適用するようなことができます。こうした異なる構造のトランジスタの使い分けは、設計作業を複雑化することが予想されます。TSMCは、こうした課題を解決するため、EDAベンダーとの協業を推し進め、最適な構成のトランジスタを、本当に必要な部分だけに自動的に適用できる設計環境を用意しています。

この他、TSMCは、米国、カナダ、中国、そして日本に最先端チップの設計を支援するデザインセンターを設置しています。ここでのミッションは、顧客が設計するチップを、求めるPPAを実現し、高い歩留りで量産できるように設計と製造の間を擦り合わせることです。日本には横浜と大阪の2カ所に拠点があり、将来的には400人体制にまで拡張する予定だと言います。同社の日本のデザインセンターは、おそらく国内で最も進んだロジックチップの開発に取り組んでいる場所だと言えそうです。

TSMCの現在のビジネス形態を見てみると、ファウンドリは、製造装置や材料のメーカーとの協業だけに注力していればよいわけでないことがわかります。EDAベンダーや設計支援サービスを提供する企業との連携、さらにはそうしたパートナー企業を囲い込み最先端チップの設計を後押しするエコシステムを構築することが重要になっています。日本の半導体産業の再興の取り組みにおいても、こうした視点からの推移も見守る必要がありそうです。

SEMICON Japan / APCS 2023 に参加する

来場・セミナー登録

SEMICON Japan 2023 未来を探る視点7