2022年8月26日（金）
半導体産業の主役へと躍り出た後工程技術、日本が先端開発の最前線
株式会社エンライト 伊藤 元昭
半導体チップは、多様な要素技術を複合的に活用することによって、目覚ましい進化を遂げてきました。ただし、要素技術それぞれの役割に目を向けると、時代とともに微妙に変化してきました。そして近年、チップの進化を支える数ある要素技術の中で、後工程技術の重要性が際立って高まる大きな変化が顕在化してきています。
老年期に入った微細化、「チップレット」は歩を進めるための杖
過去50年間以上、半導体チップは、微細加工技術の進歩を主軸にして進化してきました。ベルギーの研究機関であるimecが「2030年代後半にも数Å（オングストローム）世代のプロセスまで半導体を微細化できる可能性がある」（imec CEOのルク・ファンデンホープ氏）と語るように、チップ上に搭載する素子の微細化はまだまだ継続しそうです。
ただし、莫大な数の微細な素子をチップ上に均一に作り上げ、大規模チップを高い歩留まりで製造することが、年々困難になってきました。素子形成の工程が高度化・複雑化し、チップ内での加工条件のバラつきの抑制が難しくなったうえに、素子の微細化・高速化・低電圧駆動が進んだことで個々の素子構造のわずかなブレがチップ全体の特性変動につながりやすくなったからです。最先端のプロセッサのような大規模・大面積のチップの製造では、特に歩留まり向上が難しくなっています。
こうした現状を整理すると、微細加工技術を進歩させれば個々の素子をさらに微細化できるが、大規模チップを採算が取れるコストで製造し、ビジネスとして成立させるためには、微細化とは別のアプローチの技術が必要になったと言えそうです。最新の微細加工技術の潜在能力を引き出すため、大規模チップ上の素子特性の不均一を補償し、製造時の歩留まりを高めるイノベーションが求められているのです。
そうした要求に応える技術こそが「チップレット」と呼ばれる後工程技術です（図1）。チップレットとは、大面積チップを機能や特性の異なる回路ブロックに分割し、小面積の領域（これをチップレットと呼ぶ）へと物理的に個片化して製造する技術のことを指します。個別のウエハーで製造したチップレットの中から良品のチップレットだけを選別し、シリコンインタポーザなどの上に実装して相互接続することで、大規模チップを作り上げます。3Dや2.5Dのチップ製造技術の利用形態のひとつと言えますが、がんばればワンチップ化できそうな大規模チップであっても、あえて複数のチップレットに分割して製造することで、トータルな歩留まりの向上を目指す点が、チップレットの肝になります。
図1 微細化を基軸としたチップの進化は、チップレットの併用が前提
出典：インテル
チップレットの面積は、全回路ブロックをワンチップに集積したモノリシックなチップよりも面積が小さくなります。このため、不良が発生した素子がチップレットに含まれる確率は下がり、歩留まりを高めやすくなります。さらに、回路ブロックごとに最適なプロセスノードや素子構造を適用して作り分けることが可能であり、個々のチップレット製造の前工程プロセスも単純化するため、総じて歩留まりを高め易くなります。
加えて、副次的効果として、DRAMやフラッシュ、アナログ、RFといったロジック回路とのモノリシック化が難しい回路を自在に集積し、より高付加価値なSoCを構成できるようにもなります。さらに、カスタム回路ブロックをチップレットとして製造し、他社から調達したチップレットと組み合わせれば、大規模な独自チップを比較的簡単に開発・製造できるようにもなります。近年、GAFAや米Teslaなどが、独自の半導体チップを自社開発して、自社の製品やサービスの競争力を高めるようになりました。こうした手法は、大規模チップ全体を開発できる技術力と資金力のある企業だけが採用できるものでしたが、チップレットを活用すれば、より多くの企業が独自チップを開発できるようになります。
日本は再び半導体の最先端技術の開発最前線に
活用することで多様なメリットが得られるチップレットですが、モノリシックチップに比べれば、回路ブロックの間を密に結ぶことはできません。また、チップレットの前工程を終えた後に、複雑な後工程やテスト工程を経て大規模チップを完成させることになるため、前工程と後工程を総合した製造プロセスは複雑になりがちです。チップの高性能化やさらなる低コスト化を目指すためには、後工程技術のさらなる進歩が必要になります。
チップレット間をつなぐ配線の高密度化、広帯域化、低消費電力化を推し進めるインタポーザなどの技術と、そこへのチップレットの3次元的な積層技術などを実現するため、新たな装置・材料が求められています。
昨年の「SEMICON Japan 2021 Hybrid」で開催された「SEMIテクノロジーシンポジウム（STS）」の「先端材料・構造・分析セッション」において、AZサプライチェーン・ソリューションズの亀和田忠司氏は「後工程用の材料とハイエンド用実装基板技術において、日本企業は他の追随を許さない突出した技術を保有し、独占的なシェアを保有する領域も複数ある」と語りました。実際、重要性が高まり、新たなブレイクスルーの登場が渇望されている後工程技術の分野では、日本企業の技術力に大きな期待が寄せられています。
現在、チップレット技術の開発と実用化で世界をリードしているのはTSMCです。同社は、2021年3月、初めての海外R＆D拠点として、最先端の3DIC実装の研究開発を担うTSMCジャパン3DIC研究開発センターを設立。2022年6月には、産業技術総合研究所の敷地内にクリーンルームを完成させ、材料開発に力点を置き、日本の材料/半導体製造装置メーカーや研究機関、大学と連携しながら、同社の世界各地の工場に適用する最先端技術の開発を始めます（図2）。
図2 最先端の後工程技術を開発するTSMCジャパン3DIC研究開発センター
出典：産業技術総合研究所、TSMCジャパン
2000代年以降、日本企業がチップの微細加工技術の開発で世界をリードできなくなったことを嘆く声を頻繁に耳にするようになった方は多いのではないでしょうか。しかし、チップの進化を支える要素技術の力点が変わったことで、日本は再び最先端技術の開発最前線になりつつあります。日本企業はいま、この天の配剤とも言える僥倖を生かして、どのように半導体産業の復興シナリオを描くかが問われています。2022年12月14～16日に開催する「SEMICON Japan 2022」に併せて、後工程に特化した国際展示会「アドバンストパッケージング・アンド・チップレット・サミット（APCS）」を同時開催します。そこでは、日本が半導体産業の先端技術開発とその実用化にどのように貢献していくのか、肌で感じることができるでしょう。
Advanced Packaging and Chiplet Summit（APCS）
半導体パッケージング、基板実装分野のトッププレイヤーが集結
会期：2022年12月14日〜16日
会場：東京ビッグサイト 東1・2・3ホール